

DDS: прямой цифровой синтез частоты

Еще несколько лет назад прямые цифровые синтезаторы частоты (Direct Digital Synthesizers или DDS) были диковинкой с очень ограниченной областью применения. Их широкое использование сдерживалось сложностью реализации, а также недостаточно широким диапазоном рабочих частот. Несмотря на то, что в настоящее время наиболее популярны синтезаторы на основе фазовой автоподстройки частоты (PLL), все чаще применяются прямые цифровые синтезаторы, имеющие ряд уникальных возможностей. DDS уже не воспринимаются разработчиками как некие сложные, непонятные и дорогие устройства.

Под термином «синтезатор частоты» понимают электронное устройство, способное из опорной частоты получать на выходе требуемую частоту или набор частот, согласно управляющим сигналам. Наиболее распространенными являются следующие методы синтеза частот:


- прямой аналоговый синтез (Direct Analog Synthesis, или DAS) на основе структуры смеситель/фильтр/делитель, когда выходная частота получается непосредственно из опорной частоты посредством операций смешения, фильтрации, умножения и деления
- косвенный (indirect) синтез на основе фазовой подстройки частоты (Phase Locked Loop, или PLL), когда выходная частота получается с помощью дополнительного генератора (чаще Voltage Controlled Oscillator, или VCO), который охвачен петлей фазовой автоподстройки
- прямой цифровой синтез (Direct Digital Synthesis, или DDS), когда выходной сигнал синтезируется цифровыми методами
- гибридный синтез, представляющий собой комбинацию нескольких методов, описанных выше

Каждый из этих методов синтеза частот имеет преимущества и недостатки, следовательно, для каждого конкретного приложения нужно делать выбор, основанный на наиболее приемлемой комбинации компромиссов. Основными параметрами, характеризующими качество синтезатора частоты, являются следующие:

- чистота спектра выходного сигнала (уровень побочных компонентов и уровень шума)
- диапазон перестройки (полоса частот выходного сигнала)
- скорость перестройки
- частотное разрешение
- количество разных генерируемых частот
- гибкость (возможность осуществления различных видов модуляции)
- неразрывность фазы выходного сигнала при перестройке


Прямой аналоговый синтез (DAS)

Структурная схема прямого аналогового синтезатора показана на рис. 1. Этот метод называют прямым по той причине, что отсутствует процесс коррекции ошибки, следовательно, качество выходного сигнала напрямую связано с качеством опорного сигнала. Фазовый шум этого синтезатора достаточно низкий вследствие прямого синтеза. Перестройка по частоте также может быть очень быстрой. Одной из важных особенностей такого синтезатора на основе смесителя/фильтра является возможность вернуться на любую частоту и продолжать работать в той фазе, как и в том случае, если бы перехода вообще не было. Этот эффект называют «фазовой памятью». Для перестройки по частоте используется переключаемый банк опорных генераторов. Это подходит, например, для радиостанций с небольшим количеством каналов. Но для обеспечения широких возможностей по перестройке частоты требуется очень много опорных генераторов, что является весьма дорогостоящим решением. Используя делители частоты (структура смеситель/фильтр/делитель) можно уменьшить количество необходимых опорных генераторов, хотя и в этом случае возможности по перестройке останутся более чем скромными.



Косвенный синтез частоты на основе фазовой автоподстройки (PLL)

Этот метод синтеза использует принцип сравнения частоты и фазы выходного сигнала, источником которого служит генератор, управляемый напряжением (VCO), с сигналом опорного генератора. Структурная схема такого синтезатора показана на рис. 2. Обнаружение ошибки осуществляется с помощью фазового детектора, который работает на определенной частоте F_C , называемой частотой сравнения. Эта частота получается путем деления на N частоты опорного генератора G . Частота выходного сигнала вначале делится на M , а потом сравнивается с частотой F_C . Если частота отклоняется, обнаруженная ошибка вызывает изменение управляющего напряжения VCO, что приводит к уменьшению отклонения.



Поскольку делители частоты имеют целочисленные коэффициенты деления, шаг сетки такого синтезатора определяет частота сравнения. Выходная частота определяется по формуле:

$$F_{\text{OUT}} = F_C \cdot M = (F_{\text{CLK}}/N) \cdot M = F_{\text{CLK}} \cdot (N/M),$$

где F_{OUT} – выходная частота,

F_C – частота сравнения,

N – коэффициент деления опорной частоты,

M – коэффициент деления выходной частоты

Другими словами, PLL синтезатор умножает опорную частоту в N/M раз. Коэффициенты N и M могут задаваться микроконтроллером, хотя на практике число N при перестройке меняют редко, так как это влечет за собой изменение частоты сравнения (соответственно, и шага сетки) и требует изменения параметров петлевого фильтра.

Фазовый детектор является источником дополнительных фазовых шумов. Попытки получить малый шаг перестройки частоты вынуждают работать на более низкой частоте сравнения, что требует понижения частоты среза петлевого фильтра. А это еще более увеличивает фазовые шумы. Быстрое переключение частоты в этой структуре также обеспечить очень сложно.

Для получения малого шага перестройки по частоте иногда объединяют в одном синтезаторе несколько петель PLL. Однако многопетлевой PLL синтезатор является весьма дорогим и громоздким устройством, что сдерживает его широкое применение.

Прямой цифровой синтез (DDS)

Прямой цифровой синтез – относительно новый метод синтеза частоты, появившийся в начале 70-х годов прошлого века. Как видим, все описанные методы синтеза доступны разработчикам уже десятилетия, но только в последнее время DDS уделяется пристальное внимание. Появление дешевых микросхем полных DDS и удобных средств разработки делает их сегодня привлекательными для разных сфер применения.

DDS уникальны своей цифровой определенностью: генерируемый ими сигнал синтезируется со свойственной цифровым системам точностью. Частота, амплитуда и фаза сигнала в любой момент времени точно известны и подконтрольны. DDS практически не подвержены температурному дрейфу и старению. Единственным элементом, который обладает свойственными аналоговым схемам нестабильностями, является ЦАП. Все это

является причиной того, что в последнее время DDS вытесняют обычные аналоговые синтезаторы частот.

Основные преимущества DDS:

- цифровое управление частотой и фазой выходного сигнала
- очень высокое разрешение по частоте и фазе
- экстремально быстрый переход на другую частоту (или фазу), перестройка по частоте без разрыва фазы, без выбросов и других аномалий, связанных с временем установления
- архитектура, основанная на DDS, ввиду очень малого шага перестройки по частоте, исключает необходимость применения точной подстройки опорной частоты, а также обеспечивает возможность параметрической температурной компенсации
- цифровой интерфейс легко позволяет реализовать микроконтроллерное управление
- для квадратурных синтезаторов имеются DDS с I и Q выходами, которые работают согласованно

Частотное разрешение DDS составляет сотые, и даже тысячные доли герца при выходной частоте порядка десятков мегагерц. Такое разрешение недостижимо для других методов синтеза. Другой характерной особенностью DDS является очень высокая скорость перехода на другую частоту. Синтезаторы на основе PLL используют обратную связь и фильтрацию сигнала ошибки, что замедляет процесс перестройки частоты. Для DDS скорость перестройки ограничена практически только быстродействием цифрового управляющего интерфейса. Более того, все перестройки по частоте происходят у DDS без разрыва фазы выходного сигнала. Поскольку выходной сигнал синтезируется в цифровом виде, очень просто осуществить модуляцию различных видов.

Параметры синтезатора частоты очень важны для аппаратуры связи. Являясь сердцем системы настройки, синтезатор в основном определяет потребительские свойства конкретного аппарата. Как с технической, так и с экономической стороны, DDS удовлетворяет большинству критериев идеального синтезатора частоты: простой, высокоинтегрированный, малых габаритов. Дополнительно, многие параметры DDS программно-управляемые, что позволяет добавить в устройство новые возможности. Современные DDS используют субмикронную CMOS-технологии, 3-х вольтовую логику, миниатюрные корпуса. Одновременно постоянно уменьшается цена. Все это делает DDS очень перспективными приборами.

С процессом дискретизации и цифро-аналогового преобразования, который имеет место в DDS, связаны и некоторые ограничения:

- максимальная выходная частота не может быть выше половины тактовой (на практике она еще меньше). Это ограничивает области применения DDS на HF и часть VHF диапазона
- отдельные побочные компоненты на выходе DDS могут быть значительно большими, чем у других видов синтеза. Спектральная чистота выходного сигнала DDS сильно зависит от качества ЦАП
- потребляемая DDS мощность практически прямо пропорциональна тактовой частоте и может достигать сотен милливатт. При больших тактовых частотах DDS могут оказаться непригодными для устройств с батарейным питанием

Структура DDS

Если сразу рассматривать реальную структуру конкретного DDS, то она может показаться необоснованно сложной и запутанной. Для того чтобы та или иная особенность структуры DDS была очевидной, начнем рассмотрение с конечного результата, который нужно получить.

Задача DDS – получить на выходе сигнал синусоидальной формы с заданной частотой. Поскольку в DDS формирование выходного сигнала происходит в цифровой форме, совершенно очевидна необходимость цифро-аналогового преобразования. Это означает, что в структуре DDS должен быть ЦАП. В любом случае, на выходе ЦАП должен присутствовать ФНЧ для подавления образов выходного спектра, повторяющихся с периодичностью F_{CLK} (anti-aliasing filter). Для получения синусоидального сигнала на вход ЦАП необходимо подать последовательность отсчетов функции \sin , следующих с частотой дискретизации F_{CLK} . Закон изменения функции \sin во времени сложен и цифровыми методами просто не реализуется. Можно, конечно, используя полиномиальное представление, вычислять значения функции \sin с помощью АЛУ. Однако такой метод вряд ли будет быстродействующим, а высокое быстродействие как раз является одним из основных требований к DDS. Поэтому наиболее подходящим методом формирования отсчетов функции \sin является табличный метод. Перекодировочная таблица (Look Up Table) чаще всего размещается в ПЗУ. Код, который подается на адресные входы ПЗУ является аргументом функции \sin , а выходной код ПЗУ равен значению функции для данного аргумента. Аргумент функции \sin , или фаза, в отличие от значения функции, меняется во времени линейно. Сформировать линейно меняющуюся во времени последовательность кодов гораздо проще, это способен сделать простой двоичный счетчик. Поэтому простейший DDS выглядит так (рис. 3): двоичный счетчик формирует адрес для ПЗУ, куда записана таблица одного периода функции \sin , отсчеты с выхода ПЗУ поступают на ЦАП, который формирует на выходе синусоидальный сигнал, подвергающийся фильтрации в ФНЧ и поступающий на выход. Для перестройки выходной частоты используется делитель частоты с переменным коэффициентом деления, на вход которого поступает тактовый сигнал с опорного генератора.




Рис. 3. Простейший прямой цифровой синтезатор.

Такая структура DDS имеет очевидные недостатки. Основным недостатком этой структуры является неудовлетворительная способность к перестройке по частоте. Действительно, поскольку тактовая частота испытывает деление на целое число, шаг перестройки будет переменным, причем, чем меньше коэффициент деления, тем больше относительная величина шага. Этот шаг будет недопустимо грубым при малых коэффициентах деления.

Кроме того, при перестройке выходной частоты будет меняться и частота дискретизации. Это затрудняет фильтрацию выходного сигнала, а также ведет к

неоптимальному использованию скоростных характеристик ЦАП, – они будут в полной мере использованы лишь на максимальной выходной частоте. Гораздо логичнее всегда, независимо от выходной частоты, работать на постоянной частоте дискретизации, близкой к максимальной для используемого ЦАП.

Все недостатки описанной выше структуры могут быть устранены путем введения всего одного, но весьма оригинального изменения. Достаточно адресный счетчик ПЗУ заменить другим цифровым устройством, которое называется накапливающим сумматором. Накапливающий сумматор представляет собой регистр, который в каждом такте работы устройства перезагружается величиной, равной старому содержимому, плюс некоторая постоянная добавка (рис. 4). Как и для счетчика, содержимое регистра линейно увеличивается во времени, только теперь приращение не всегда является единичным, а зависит от величины постоянной добавки. Когда накапливающий сумматор используется для формирования кода фазы, его еще называют аккумулятором фазы. Выходной код аккумулятора фазы представляет собой код мгновенной фазы выходного сигнала. Постоянная добавка, которая используется при работе аккумулятора фазы, представляет собой приращение фазы за один такт работы устройства. Чем быстрее изменяется фаза во времени, тем больше частота генерируемого сигнала. Поэтому значение приращения фазы фактически является кодом выходной частоты.




Рис. 4. Прямой цифровой синтезатор на основе накапливающего сумматора.

Действительно, если приращение фазы равно единице, то поведение накапливающего сумматора ничем не отличается от поведения двоичного счетчика. Но если приращение фазы будет равно, например, двум, то код фазы будет изменяться вдвое быстрее. При этом на ЦАП коды будут поступать с той же частотой, но они будут представлять собой не соседние отсчеты функции \sin , а взятые через один. Частота генерируемого сигнала при этом будет вдвое большей, а частота дискретизации останется прежней.

Аккумулятор фазы работает с периодическими переполнениями, обеспечивая арифметику по модулю 2^N . Такое периодическое переполнение соответствует периодическому поведению функции \sin с периодом $2\cdot\pi$. Другими словами, частота переполнений аккумулятора фазы равна частоте выходного сигнала. Это частота определяется формулой:

$$F_{\text{OUT}} = M \cdot F_{\text{CLK}} / 2^N$$

где F_{OUT} – выходная частота,

F_{CLK} – тактовая частота,

M – код частоты,

N – разрядность аккумулятора фазы.


По существу, тактовая частота испытывает деление на некоторое число, которое определяется кодом частоты и разрядностью аккумулятора фазы. При этом шаг перестройки частоты не зависит от ее значения и равен

$$\Delta F_{\text{OUT}} = F_{\text{CLK}}/2^N$$

Из этого соотношения следует еще одно уникальное свойство синтезатора частоты на основе накапливающего сумматора: если увеличить разрядность N, то уменьшится шаг перестройки частоты. Причем особых ограничений здесь нет. Например, если разрядность накапливающего сумматора 32 бита, а тактовая частота составляет 50 МГц, то частотное разрешение составит порядка 0.01 Гц! Увеличение разрядности аккумулятора фазы не требует обязательного увеличения разрядности адреса ПЗУ. Для адресации можно использовать лишь необходимое количество старших разрядов кода фазы. Более детально этот вопрос будет рассмотрен ниже.

Для уменьшения объема ПЗУ можно использовать свойства симметрии функции sin. В большинстве DDS в ПЗУ содержится только 1/4 периода. Правда, при этом немного усложняется логика формирования адреса.

Таким образом, в DDS аккумулятор фазы формирует последовательность кодов мгновенной фазы сигнала, которая изменяется линейно (рис. 5). Скорость изменения фазы задается кодом частоты. Далее с помощью ПЗУ линейно изменяющаяся фаза преобразуется в изменяющиеся по синусоидальному закону отсчеты выходного сигнала. Эти отсчеты поступают на ЦАП, на выходе которого формируется синусоидальный сигнал, состоящий из «ступенек». Эти «ступеньки» фильтруются с помощью аналогового ФНЧ, на выходе которого получается синусоидальный сигнал.



Выходной синусоидальный сигнал восстанавливается из отдельных отсчетов. Целое число отсчетов на период укладывается лишь в частном случае (рис.6а). В большинстве случаев это не так, и на каждом новом периоде сигнала отсчеты лежат в новых местах (рис.6б). Конечно, картина периодически повторяется, но период повторения может быть самым разным. Он зависит от кода частоты, разрядности аккумулятора фазы и от разрядности используемого кода фазы. В любом случае с равным успехом из последовательности отсчетов будет восстановлен сигнал синусоидальной формы.




Рис. 6. Положения выборок выходного сигнала для разных частот.

Рассмотренная выше структура применяется во всех современных DDS. Объединение в одном чипе быстродействующего ЦАП и собственно DDS (так называемый полный DDS или Complete DDS) позволило получить весьма заманчивую альтернативу обычным синтезаторам на основе PLL. DDS, не имеющие встроенного ЦАП иногда называют Numerically Controlled Oscillator (NCO), несмотря на то, что DDS не содержит никаких генераторов.

Кроме интегрированного ЦАП DDS могут иметь некоторые дополнительные цифровые блоки, выполняющие над сигналом различные дополнительные операции. Эти блоки обеспечивают большую функциональность DDS и улучшенные пользовательские характеристики. К таким блокам относятся:

- встроенный умножитель опорной частоты
- дополнительный цифровой сумматор для программирования фазы
- инверсный sinc фильтр для компенсации неравномерности АЧХ
- дополнительный цифровой умножитель для амплитудной модуляции
- дополнительный ЦАП для получения квадратурных сигналов I и Q
- дополнительный компаратор с низким джиттером для получения цифрового тактового сигнала
- дополнительные регистры частоты и фазы, которые могут быть заранее запрограммированы для осуществления высокоскоростной модуляции

Назначение всех этих дополнительных блоков будет описано ниже. Для того, чтобы правильно применять DDS, необходимо представлять, как различные факторы влияют на качество выходного сигнала. Для этого рассмотрим отдельно свойства DDS и составляющие качества выходного сигнала.

Источник тактового сигнала

Важнейшими характеристиками источника тактового сигнала являются нестабильность частоты (в PPM), джиттер (в пико- или наносекундах) и фазовый шум (в дБс/Гц, т.е., относительно уровня несущей).

Источник тактового сигнала DDS является главным источником фазовых шумов, даже несмотря на эффект их уменьшения в процессе деления частоты в DDS (рис. 7). Фазовый шум выходного сигнала DDS теоретически меньше фазового шума тактового сигнала на $20\log(F_{\text{CLK}}/F_{\text{OUT}})$ дБ. На практике это улучшение ограничено шумовым порогом схем DDS. Типичным для собственного фазового шума DDS является значение -130 дБс/Гц при расстройке на 1 кГц от выходной частоты. Если источник тактового сигнала имеет меньшие фазовые шумы, на выходе DDS все равно не может быть получено их меньшее значение. Поэтому эту величину называют «остаточный фазовый шум».




Рис. 7. Фазовый шум и джиттер на выходе DDS.

Относительное отклонение частоты на выходе DDS равно относительному отклонению частоты тактового сигнала. Относительный джиттер при делении частоты становится меньше, хотя абсолютное значение джиттера не улучшается.

Некоторые типы DDS, которые способны работать на высоких тактовых частотах, имеют встроенный умножитель частоты на основе PLL. Для высокоскоростных DDS он позволяет использовать менее высокочастотный опорный генератор или вовсе обойтись уже имеющимися в системе тактовыми частотами. Примерами таких DDS могут служить AD9852 и AD9854, где тактовая частота может быть умножена на 4х...20х, а AD9851 имеет умножитель на 6х. Однако использование умножения тактовой частоты не всегда желательно, так как при этом фазовый шум тактового сигнала увеличивается во столько же раз, во сколько раз умножается частота. Более того, выше частоты среза петлевого фильтра PLL может

наблюдаться пик фазовых шумов (рис. 8). Несмотря на ухудшение характеристик, встроенный умножитель частоты удешевляет систему и может быть использован в большинстве случаев. Для особо критичных к чистоте спектра выходного сигнала приложений требуется непосредственное тактирование DDS от высококачественного опорного генератора.




Рис. 8. Типичный фазовый шум DDS.

Значение выходной частоты и частотное разрешение

Выше приводилась формула, связывающая тактовую частоту, код частоты и разрядность аккумулятора фазы с выходной частотой. Можно сказать, что тактовая частота делится на величину $2^N/M$. Поскольку N и M – целые числа, из формулы следует, что требуемая выходная частота, например, 20 МГц, точно может быть получена далеко не всегда. В то же время может быть получена весьма близкая частота, отстоящая от требуемой не дальше шага перестройки, например, 19.9999999954 МГц или 20.000000009 МГц. Такая погрешность вряд ли имеет значение на практике. Если все же по каким-то причинам требуется получить точное значение частоты, то сделать это можно соответствующим выбором тактовой частоты. Существует также гибридный синтезатор, где в качестве опорного генератора DDS используется VCXO, подстраиваемый с помощью PLL в зависимости от отклонения выходной частоты. Такая структура позволяет получить на выходе точные значения частот, правда шаг сетки будет такой же, как и у обычных PLL синтезаторов. Вследствие применения VCXO фазовый шум такого гибридного синтезатора будет намного меньше, чем у обычного PLL синтезатора.

Скорость перестройки частоты

Для того, чтобы перестроить DDS по частоте, необходимо перезагрузить регистр частоты. Учитывая его высокую разрядность, это требует затрат времени микроконтроллера, особенно если DDS имеет последовательную шину управления. Поэтому скорость перестройки DDS по частоте определяется в основном быстродействием его цифрового интерфейса.

В некоторых случаях, например при осуществлении FSK модуляции, требуется максимальная скорость перестройки. Для таких целей во многих DDS имеются два отдельных регистра частоты, которые могут переключаться логическим сигналом. Этот сигнал фактически является входом модуляции FSK. Примером таких DDS являются AD9852, AD9853, AD9835 и другие.

В некоторых случаях могут возникнуть проблемы с тем, что резкое переключение с одной частоты на другую при FSK модуляции вызывает появление побочных компонентов, которые расширяют спектр выходного сигнала. Для решения этой проблемы применяют метод, называемый Ramped-FSK. Правильнее не резко переключаться между частотами, а плавно переходить с одной частоты на другую. AD9852 имеет встроенную возможность осуществлять Ramped-FSK, пользователь может программировать скорость перехода с одной частоты на другую.

Усечение кода фазы

Аккумулятор фазы DDS имеет типичную разрядность 32 или 48 бит. Но только часть разрядов используется для адресации ПЗУ с таблицей синуса. Это вынужденная мера, вызванная необходимостью уменьшения размеров ПЗУ до разумных пределов. Действительно, если бы использовались все 32 бита, а каждый отсчет в ПЗУ кодировался бы одним байтом, то необходимый объем ПЗУ составил бы 4 Гб! Поэтому для адресации ПЗУ используется только несколько старших разрядов аккумулятора фазы. Усечение кода фазы является внутренней операцией DDS и снаружи изменить ничего нельзя. Отбрасывание младших битов приводит к возникновению ошибки в представлении фазы. Как следствие, это приводит к появлению погрешности амплитуды при преобразовании фазы в амплитуду, которое имеет место в DDS. Более того, эта погрешность является периодической, так как в зависимости от кода частоты чаще или реже состояния аккумулятора фазы повторяются. В результате в спектре выходного сигнала появляются отдельные составляющие, вызванные усечением кода фазы. На распределение фаз и амплитуд этих составляющих влияют три фактора:

- разрядность аккумулятора фазы (A бит)
- разрядность слова фазы после усечения (P бит)
- значение кода частоты (T)

При некоторых значениях кода частоты составляющие, вызванные усечением кода фазы, отсутствуют вовсе, в то время при некоторых других значениях кода частоты эти составляющие имеют максимальный уровень. Когда величина A-P равна 4 и более (это обычно для реальных DDS), максимальный уровень составляющих, вызванных усечением кода фазы, достаточно точно можно определить как $-6.02 \cdot P$ dB. Например, 32-разрядный DDS с 12-разрядным кодом фазы имеет максимальный уровень этих составляющих -72 dB. Причем наихудшим является случай, когда наибольший общий делитель T и $2(A-P)$ равен $2(A-P-1)$. Другими словами, когда в отбрасываемой части кода фазы всегда старший бит равен 1, а все остальные биты равны 0. Другой предельный случай соответствует отсутствию составляющих. При этом наибольший общий делитель T и $2(A-P)$ должен быть равен $2(A-P)$. Другими словами, когда в отбрасываемой части кода фазы всегда все нули. Все другие значения кода частоты дают промежуточные уровни составляющих, вызванных усечением кода фазы.

Частотное распределение составляющих, вызванных усечением кода фазы, не может быть так просто проанализировано, как их максимальная амплитуда. Рассматривая вопрос на качественном уровне, можно сказать, что усечение фазы приводит к появлению ошибки фазы,

величина которой меняется по пилообразному закону. Сигнал ошибки появляется в результате отбрасывания битов кода фазы. Поэтому для того, чтобы вычислить частоту этого сигнала, можно рассмотреть только ту часть аккумулятора фазы, которая отбрасывается при усечении кода фазы. Разрядность этой части аккумулятора равна числу отбрасываемых битов (B), соответственно, она способна воспринимать только младшую часть кода частоты с разрядностью B . Тогда частота пилообразного сигнала ошибки будет равна $F_{CLK} \cdot (ET/2^B)$, где F_{CLK} – частота дискретизации, ET – эквивалентный код частоты, представленный значением отброшенных битов, если выполнить усечение полного кода частоты, B – разрядность ET (количество отброшенных битов). При этом необходимо учитывать, что частота пилообразного сигнала или ее гармоники могут лежать на частотах выше $F_{CLK}/2$, тогда они способны попасть в рабочую область частот в результате зеркального отображения спектра относительно частот $n \cdot F_{CLK}$.

На рис. 9 приведены зависимости уровня побочных компонентов от разрядности кода фазы для ЦАП разной разрядности. Неограниченно наращивать разрядность кода фазы нет необходимости еще и потому, что снижение уровня побочных компонентов происходит только до определенного значения, зависящего от уровня шумов квантования ЦАП. На практике разрядность кода фазы должна быть на 2-3 разряда больше, чем разрядность примененного ЦАП.




Рис. 9. Уровень побочных компонентов в зависимости от разрядности кода фазы.

Следует отметить, что существуют методы уменьшения влияния усечения кода фазы, основанные на добавлении к фазовой информации псевдослучайного шума. Таким образом удастся уменьшить энергию соответствующих побочных компонентов, зато при этом увеличивается общий шумовой порог.


Фазовая модуляция

Некоторые DDS имеют возможность прибавлять к коду фазы, поступающему на ПЗУ, некоторую величину, хранящуюся в специальном регистре. Для этого в структуре DDS имеется дополнительный цифровой сумматор, включенный между накопителем фазы и адресными входами ПЗУ. Разрядность этого сумматора определяет разрядность управляющего кода фазы и, как следствие, фазовое разрешение. Например, DDS AD9854

имеет 14-разрядный регистр фазы. На второй вход сумматора подается код программирования фазы, который хранится в специальном регистре. Изменяя содержимое этого регистра можно осуществлять фазовую модуляцию. Как и в случае с FSK, для PSK модуляции в некоторых DDS имеется несколько регистров фазы, которые могут переключаться логическим сигналом, обеспечивая высокоскоростную фазовую модуляцию. Примером может служить DDS AD9853.

Квантование амплитуды

В процессе квантования амплитуды всегда будет присутствовать ошибка, связанная с конечной разрядностью примененного ЦАП. Ошибка квантования приводит к обогащению выходного спектра высокочастотными побочными компонентами. При повышении разрядности ЦАП ошибка квантования уменьшается, соответственно уменьшаются амплитуды связанных с этой ошибкой побочных компонентов. На рис. 10 показан спектр выходного сигнала для 4-разрядного и 8-разрядного ЦАП.




В идеальном варианте отсчеты должны иметь неограниченную разрядность, но на практике происходит их усечение до 10 – 16 бит. Конкретное значение зависит от применяемого ЦАП, но чаще всего быстродействующие ЦАП имеют разрядность не выше 12 бит.

Если используется полная шкала ЦАП, то отношение мощности сигнала на выходе к мощности шумов квантования равно $1.76+6.02 \cdot N$ dB, где N – количество разрядов ЦАП. Это соотношение определяет, какое максимальное отношение сигнал/шум может быть достигнуто для конкретного ЦАП, однако оно не представляет никакой информации о спектре побочных компонентов или о максимальной амплитуде. Например, 8-разрядный ЦАП имеет максимальное отношение сигнал/шум 49.92 dB.

Важно отметить, что приведенное выше соотношение справедливо только для случая, когда используется полная шкала ЦАП. При уменьшении уровня выходного сигнала мощность шумов квантования не меняется. При этом отношение сигнал/шум ухудшается пропорционально уменьшению используемой части шкалы ЦАП.

Передискретизация

Увеличение частоты дискретизации в n раз по сравнению с удвоенной частотой верхней границы рабочего диапазона называют n -кратной передискретизацией. Основным полезным свойством передискретизации является уменьшение уровня шумов квантования, приведенного к рабочей полосе частот. Рис. 11 демонстрирует, как передискретизация улучшает отношение сигнал/шум. Уровень шумов квантования зависит от разрядности ЦАП, на рисунке этот уровень показан заштрихованной площадью. В случае передискретизации эта площадь остается той же. Однако на рабочую полосу частот теперь приходится меньшая часть заштрихованной площади, что означает улучшение отношения сигнал/шум.



Кроме того, передискретизация позволяет избавиться от побочных компонентов n -го порядка, если $F_{CLK} > (n + 1) F_{MAX}$, где n – порядок побочного компонента, а F_{MAX} – верхняя граница интересующего частотного диапазона. Вместе с компонентом n -го порядка будут подавляться и все компоненты более низких порядков. Другими словами, чем больше отношение F_{CLK}/F_{OUT} , тем мягче требования к ФНЧ и тем лучшую спектральную чистоту можно получить.

В системах, где частота дискретизации цифрового потока уже задана, для осуществления передискретизации нужен специальный интерполирующий фильтр. Так поступают, например, в проигрывателях компакт-дисков. Для DDS частоту дискретизации можно выбирать свободно, поэтому можно сказать, что для DDS передискретизация ничего не стоит, исключая, конечно, сужение рабочей полосы частот.

Амплитудная и квадратурная модуляция


Для осуществления амплитудной модуляции некоторые DDS имеют в своем составе цифровой умножитель, который включен между ПЗУ и ЦАП. На один вход умножителя поступают отсчеты из ПЗУ, а на другой – код амплитуды из специального регистра. Меняя содержимое этого регистра можно осуществлять амплитудную модуляцию. Разрядность регистра амплитуды обычно равна разрядности ЦАП. Примером такого DDS может служить AD9854.

DDS AD7008 имеет возможность квадратурной модуляции. Для этого вместо одного ПЗУ имеются два, с таблицами \sin и \cos . Адресные входы этих ПЗУ соединены параллельно. А выходные коды поступают на два разных умножителя. Коды далее суммируются и только потом поступают на ЦАП. Для управления умножителями имеются два регистра, которые и задают амплитуду компонентов I и Q.

Некоторые DDS имеют в своем составе дополнительный ЦАП, выходной сигнал которого находится в квадратуре с выходным сигналом основного ЦАП (т.е. реализованы выходы \sin и \cos). Генерируемые сигналы будут иметь прецизионно заданный сдвиг фаз (ошибка не превышает 0.01 градуса), частоту и амплитуду. Иногда этот дополнительный ЦАП можно использовать как программно-управляемый для различных целей (например, у AD9854).

Весовая функция

В теории, дискретизированный по времени и квантованный по амплитуде сигнал представляется последовательностью импульсов Дирака бесконечно большой амплитуды и бесконечно малой длительности, площадь которых конечна. Эта площадь и определяет значения отсчетов. На практике получение последовательности импульсов Дирака невозможно, а представление сигнала с помощью реальных импульсов приводит к модуляции спектра функцией $\text{sinc}(\pi \cdot \varepsilon \cdot F_{\text{OUT}}/F_{\text{CLK}})$, где ε - коэффициент преобразования формы импульса Дирака в реальный импульс той же площади, но с длительностью $\varepsilon/F_{\text{CLK}}$. На выходе ЦАП каждый отсчет удерживается в течении всего периода дискретизации, поэтому для данного случая $\varepsilon = 1$ и весовая функция имеет вид $\text{sinc}(\pi \cdot F_{\text{OUT}}/F_{\text{CLK}})$. Спектр выходного сигнала DDS оказывается модулированным (рис. 12). Для примера на рисунке показан выходной спектр DDS, тактовая частота которого равна 100 МГц, а выходная частота – 24 МГц. В результате действия весовой функции АЧХ DDS испытывает спад в диапазоне от 0 до $1/2 \cdot F_{\text{CLK}}$ на 3.92 dB. Некоторые типы DDS имеют встроенную коррекцию весовой функции, так называемый Inverse Sinc Filter. Этот фильтр включается между ПЗУ и ЦАП. Он обеспечивает постоянную амплитуду сигнала с точностью лучше ± 0.1 dB на выходе DDS до частоты $0.45 \cdot F_{\text{CLK}}$. Примером могут служить DDS AD9852, AD9854, AD9856.



Спектральная чистота выходного сигнала DDS

В результате дискретизации сигнала в его спектре появляются побочные компоненты, которые лежат на частотах $n \cdot F_{\text{CLK}} \pm F_{\text{OUT}}$, где F_{CLK} – частота дискретизации, F_{OUT} – выходная частота, n – целое число (рис. 12). Амплитуды этих компонентов будут промодулированы весовой функцией. Например, при $F_{\text{OUT}} = 0.33 \cdot F_{\text{CLK}}$ 1-й побочный компонент имеет амплитуду

всего на 3 dB меньшую, чем амплитуда основного компонента. Это очень высокое значение, поэтому при проектировании систем с DDS нужно обязательно учитывать влияние побочных компонентов. Следует заметить, что на частотах $n \cdot F_{CLK}$ весовая функция принимает нулевые значения.

Если попытаться выходной частотой превысить значение $1/2 \cdot F_{CLK}$, то 1-й мешающий компонент попадет в полосу $0..1/2 \cdot F_{CLK}$ и он уже не может быть отфильтрован ФНЧ с частотой среза $1/2 \cdot F_{CLK}$.

Рассмотренные выше побочные компоненты являются следствием дискретизации сигнала и имеются даже в идеальном случае. На практике спектр выходного сигнала DDS более сложный, он имеет и другие побочные компоненты. Их наличие связано с ошибкой квантования и с различными неидеальностями, в частности, с наличием у ЦАП интегральной и дифференциальной нелинейности, выбросов, а также с шумом, который связан с проникновением на выход тактовой частоты и который не спадает по закону $\text{sinc}(x)$. Эти аномалии проявляются в виде появления в выходном спектре гармоник выходной частоты и других побочных компонентов (рис. 13). Обычно эти компоненты имеют значительно меньшую амплитуду по сравнению с основным сигналом.




Рис. 13. Дополнительные побочные компоненты как результат нелинейности ЦАП.

Качество выходного сигнала DDS зависит от многих факторов, таких как фазовый шум тактового сигнала, количество разрядов адреса таблицы \sin (т.е. от усечения кода фазы), разрядности ЦАП (усечения кода амплитуды). Другая характеристика ЦАП, а также параметры фильтра, разводка печатной платы тоже влияют на качество выходного сигнала. Особенно важными характеристиками ЦАП являются линейность и энергия выбросов. Встроенный в DDS ЦАП имеет заведомо хорошие названные характеристики, а вот при выборе внешнего ЦАП следует уделять им повышенное внимание.


Наличие нелинейности у ЦАП приводит к появлению в спектре выходного сигнала гармоник основной частоты. Их уровень зависит от величины нелинейности ЦАП. Необходимо отметить, что те гармоники, которые имеют частоту больше $1/2 F_{CLK}$, могут попасть в рабочий диапазон частот в результате зеркального отображения спектра относительно частот $n \cdot F_{CLK}$. Если диапазон частот от 0 до $1/2 F_{CLK}$ назвать 1-й зоной Найквиста, от $1/2 F_{CLK}$ до F_{CLK} — 2-й зоной и т.д., то можно сказать, что все гармоники, попадающие в нечетные зоны Найквиста, будут зеркально отображены в 1-ю зону, т.е. в рабочий диапазон частот.

Еще одним источником побочных компонентов является наличие у ЦАП выбросов, которые имеют вид затухающих колебаний при скачках выходного сигнала. Неодинаковое время нарастания и спада у ЦАП тоже является причиной появления гармоник.

Спектральная чистота выходного сигнала DDS в узкой полосе частот (обычно берется ширина полосы менее 1% тактовой частоты), по центру которой лежит выходной сигнал DDS, в основном зависит от качества тактового сигнала. В меньшей степени она зависит от усечения кода фазы. Если тактовый сигнал имеет джиттер, то DDS будет тактироваться не в равноотстоящие промежутки времени, что приводит к размыванию спектра выходного сигнала. Это особенно заметно, когда DDS тактируется схемой PLL.

ФНЧ

Для устранения побочных компонентов на выходе DDS используется ФНЧ (Antialiasing Filter). Идеальный фильтр должен иметь единичный коэффициент передачи на частотах от 0 до частоты Найквиста, и нулевой коэффициент передачи на других частотах (рис. 14а). Однако реализовать такой фильтр на практике невозможно. Реальный фильтр в лучшем случае может иметь относительно плоскую АЧХ до частоты не более 90% частоты Найквиста, спад конечной крутизны вплоть до частоты $1/2F_{CLK}$ и конечное затухание для частот выше $1/2F_{CLK}$ (рис. 14б). При этом, к сожалению, приходится жертвовать частью рабочей полосы частот. ФНЧ является одним из самых критичных элементов системы с использованием DDS. Существует много различных видов ФНЧ.



Наиболее часто используются фильтры двух семейств: семейства Чебышева и Гауссовского семейства. Семейство Чебышева содержит 4 подтипа фильтров:

- фильтр Баттерворта: АЧХ полностью монотонна, колебания АЧХ отсутствуют, спад АЧХ достаточно плавный

- фильтр Чебышева: АЧХ монотонна в полосе заграждения, а в полосе пропускания она имеет колебания, причем, чем круче спад, тем больше амплитуда колебаний
- инверсный фильтр чебышева: АЧХ монотонна в полосе пропускания, а в полосе заграждения она имеет колебания, причем, чем круче спад, тем больше амплитуда колебаний
- эллиптический фильтр: АЧХ имеет колебания как в полосе пропускания, так и в полосе заграждения, зато спад АЧХ у этого фильтра самый крутой

Гауссовское семейство содержит 3 подтипа фильтров:

- фильтр Гаусса: АЧХ имеет форму, максимально приближенную к кривой Гаусса, относительно линейная ФЧХ, относительно постоянная групповая задержка
- фильтр Бесселя: АЧХ оптимизирована для получения постоянной групповой задержки, практически линейная ФЧХ
- фильтр с ограниченными колебаниями групповой задержки: колебания групповой задержки не превышают установленной величины, относительно линейная ФЧХ

Фильтры Гауссовского семейства имеют невысокую крутизну спада АЧХ, зато групповая задержка слабо зависит от частоты. Эти фильтры применяются в тех случаях, когда требуется работать с широкополосными сигналами. В качестве выходных фильтров DDS больше подходят фильтры семейства Чебышева.

Использование DDS в качестве тактового генератора

К тактовому генератору обычно предъявляются следующие требования: выходной сигнал должен иметь стабильную и точную частоту, постоянную скважность и малый джиттер. Все эти качества легко сочетаются у генератора, работающего на одной частоте, например, у кварцевого генератора. Ситуация усложняется, если нужен генератор, способный обеспечивать разные выходные частоты. В этом случае удобно использовать DDS, ввиду его уникальной способности к перестройке по частоте.

Если на выход ЦАП DDS подключить компаратор, то на его выходе получится меандр с выходной частотой DDS. Однако этот меандр будет иметь джиттер, достигающий одного периода опорной частоты DDS. Причина джиттера – наличие в спектре выходного сигнала множества побочных компонентов. Такой джиттер неприемлем для большинства применений.

Может показаться нелогичным для получения меандра осуществлять цифро-аналоговое преобразование, а затем применять компаратор. Действительно, можно сразу использовать старший разряд кода ЦАП. У некоторых DDS, например у тех, которые используют внешний ЦАП, этот сигнал доступен. Он представляет собой меандр с частотой выходного сигнала DDS, но джиттер будет таким же, как и в первом случае.

Уменьшить джиттер можно повышением тактовой частоты. Еще джиттер зависит от значения запрограммированной выходной частоты. Если выходная частота в целое число раз меньше тактовой частоты, то джиттер уменьшается до значения, определяемого джиттером тактовой частоты.

Для получения тактового сигнала с низким джиттером для любой выходной частоты требуется промежуточное преобразование сигнала в аналоговый (синусоидальный) с последующей фильтрацией и преобразованием в меандр с помощью компаратора (последний график на рис. 7). Аналоговый ФНЧ (или полосовой фильтр) удаляет из выходного сигнала побочные компоненты. Подавая на аналоговый компаратор чистый синус, можно получить меандр с джиттером порядка нескольких сотен пикосекунд. Дальнейшая фильтрация уже не

улучшит результат и джиттер останется на уровне, определяемом компаратором. Некоторые интегральные DDS (например, AD9854) специально для этой цели имеют встроенный компаратор с низким собственным джиттером, не превышающим 80 пс.

Необходимо отметить, что получить относительно низкие частоты с малым джиттером гораздо труднее, поскольку на таких частотах скорость нарастания выходного сигнала DDS намного меньше. Это приводит к появлению на выходе компаратора значительного джиттера. Например, практически невозможно на частоте 1 кГц получить джиттер меньше 10 нс. Поэтому лучше с помощью DDS получить достаточно высокую частоту (не менее единиц мегагерц), на которой и должен работать компаратор. Затем эту частоту нужно поделить до требуемого значения.

Способы повышения максимальной выходной частоты DDS

Одним из наиболее существенных ограничений при использовании DDS в радиочастотных приложениях является недостаточная максимальная выходная частота, которая не превышает 45% тактовой частоты. Существует много различных способов обхода этого ограничения. Некоторые из них описаны ниже.

Использование побочных компонентов

Ограничение на максимальную выходную частоту можно обойти, используя один из побочных компонентов выходного спектра DDS. Для этого его нужно выделить с помощью полосового фильтра. Побочные компоненты имеют частоты $F_{\text{побочн.}} = N \cdot F_{\text{CLK}} \pm F_{\text{OUT}}$, где $N = 1, 2, 3$ и т.д. (рис. 15). Компоненты со знаком «минус» ведут себя обратным образом по отношению к основной частоте (и к компонентам со знаком «плюс»). При увеличении выходной частоты DDS эти компоненты перемещаются по частоте вниз и наоборот. То же происходит и с фазой. Такая ситуация называется инверсией спектра.




Рис. 15. Использование побочных компонентов выходного спектра DDS.

Нужно сделать ряд замечаний, которые необходимо учитывать при использовании побочных компонентов DDS. Во-первых, выбросы и нелинейность ЦАП могут явиться причиной появления дополнительных побочных компонентов, которые могут попасть в

интересующий частотный диапазон. Во-вторых, огибающая спектра выходного сигнала DDS вида $\text{sinc}(x)$ вызывает уменьшение амплитуды побочных компонентов по сравнению с основной выходной частотой. В результате отношение сигнал/шум при использовании побочных компонентов будет хуже. Это можно в некоторой мере исправить применением высококачественного ЦАП или использованием специальных приемов для подавления выбросов. Важно отметить, что фазовый шум для побочного компонента остается таким же, как и для основного выходного сигнала. Одним из видов применений, для которых хорошо подходит использование побочных компонентов, является гетеродин в узкополосных системах. Для выделения нужного компонента частотных диапазонов UHF и VHF подходят ПАВ-фильтры, однако, вносимые ими потери, возможно, потребуют применения дополнительного усилителя ВЧ. В случае, если требуется перестройка по частоте, нужно очень внимательно проанализировать выходной спектр DDS, так как на одной из частот настройки в полосу пропускания фильтра могут попасть сразу несколько компонентов.

Таким образом, работая за пределами частоты Найквиста, можно сразу получить необходимые частоты, сэкономив дорогостоящие высокочастотные схемы (гетеродин, смеситель, фильтр). Практически можно использовать только 3 - 4 первых побочных компонента, так как дальше их амплитуда падает и отношение сигнал/шум становится неудовлетворительным.

Гибридный PLL/DDS синтезатор (DDS-Driven PLL)

В настоящее время при конструировании синтезаторов частоты инженер может выбирать между DDS и PLL. Тем не менее, часто такой выбор невозможно сделать однозначно. Часто разработчику приходится искать компромисс или разрабатывать дополнительные схемы, которые должны компенсировать недостатки одной из этих технологий.

Наилучшим решением в этой ситуации может оказаться построение гибридного PLL/DDS синтезатора, который позволяет получить наилучшие параметры в смысле полосы частот, разрешения, скорости перестройки, чистоты выходного спектра и простоты схемотехнической реализации.

Очень малый шаг перестройки частоты у DDS создает хорошие предпосылки для создания гибридного PLL/DDS синтезатора. В PLL синтезаторе опорная частота по сути умножается на $K = M/N$, где M – коэффициент деления выходной частоты (частоты VCO), N – коэффициент деления опорной частоты. Если вместо опорной частоты для PLL синтезатора использовать выходную частоту DDS синтезатора (рис. 16), то будет умножено как значение самой частоты, так и шага ее перестройки. Однако шаг перестройки у DDS имеет столь малое значение, что результирующий шаг все еще будет оставаться очень малым. В то же время, диапазон выходных частот останется типичным для PLL, что составляет на сегодня несколько гигагерц. Комбинируя перестройку DDS и PLL синтезаторов, можно перекрыть очень широкий диапазон частот, в то время как выходная частота DDS будет меняться в очень малом диапазоне. Это позволяет использовать для фильтрации выходного сигнала DDS монолитные полосовые фильтры, что упрощает конструкцию и позволяет получить очень хорошее подавление побочных компонентов. Шаг перестройки частоты с помощью PLL составляет $F_{\text{DDS_AV}} \cdot M/N$, где $F_{\text{DDS_AV}}$ – средняя частота на выходе DDS. Необходимый для непрерывного перекрытия частот диапазон перестройки выходной частоты DDS равен $F_{\text{DDS_AV}} \cdot (M/N)_{\text{min}}$, где $(M/N)_{\text{min}}$ – минимальное отношение M/N при перестройке PLL. Необходимо заметить, что шаг перестройки частоты гибридного синтезатора зависит от отношения M/N и на разных участках диапазона разный. В гибридном синтезаторе DDS может работать на относительно низкой тактовой частоте, что к тому же благоприятно скажется на энергопотреблении.





Рис. 16. DDS-Driven PLL.

Как уже указывалось, в гибридном синтезаторе вместо опорной частоты для PLL синтезатора используется выходная частота DDS. Несмотря на то, что DDS имеет фазовые шумы на уровне опорного генератора, а уровень побочных компонентов после фильтрации не хуже, чем у качественного опорного генератора, все же необходимо проанализировать влияние качества опорного сигнала PLL на качество выходного сигнала. Петля PLL действует на выходной сигнал как полосовой фильтр первого порядка. Половина ширины пропускания этого фильтра равна полосе пропускания ФНЧ петли. Петлевой фильтр PLL действует как перестраиваемый полосовой фильтр, центральная частота которого всегда равна выходной частоте, несмотря на то, что реализован он в виде неперестраиваемого ФНЧ. В результате, все побочные составляющие, лежащие вне полосы пропускания этого фильтра, будут ослаблены. Однако на собственные шумы VCO это правило не распространяется.


Аддитивный белый шум, который создают схемы DDS, будет ослаблен как полосовым фильтром на выходе DDS, так и фильтрующим действием петли PLL. Таким образом, выходной сигнал гибридного синтезатора будет представлять собой чистый тон, который находится на пьедестале шумов и побочных компонентов. Ширина пьедестала соответствует полосе пропускания фильтра на выходе DDS. Если использовать узкополосный кварцевый фильтр, то ширину этого пьедестала можно сделать экстремально узкой. Вообще, выбор полосы пропускания и центральной частоты фильтра – довольно сложный вопрос, который должен учитывать скорость перестройки, шумовые характеристики и возможность непрерывного перекрытия частоты. Хорошие фазовые шумы диктуют малое отношение M/N и, соответственно, высокую опорную частоту PLL. Малое отношение M/N требует широкой полосы перестройки DDS и, следовательно, широкой полосы пропускания фильтра для непрерывного перекрытия частоты. С другой стороны, узкая полоса пропускания фильтра негативно сказывается на скорости перестройки. Наличие у PLL-синтезатора делителя опорной частоты с программируемым коэффициентом деления несколько увеличивает свободу выбора центральной частоты фильтра. Тем не менее, выбор полосы пропускания и центральной частоты фильтра должен производиться с учетом всех этих факторов.

На рис. 17 приведены спектры сигнала на выходе DDS (14 МГц) и на выходе PLL синтезатора (896 МГц), для которого DDS является опорным генератором. На спектре сигнала PLL виден шумовой пьедестал, хотя спектральная чистота все равно остается хорошей.



PLL-синтезатор со сдвигом частоты с помощью DDS

Для того, чтобы получить высокое частотное разрешение для PLL-синтезатора, можно добавить сдвиг выходной частоты, выполненный с помощью DDS. Структура такого синтезатора в точности такая же, как и у многопетлевого PLL-синтезатора. Только вместо PLL высокого разрешения используется DDS (рис.18). В этом случае частотное разрешение будет таким же, как и у DDS (или в P раз хуже, если применен дополнительный прескалер). Одновременно такой синтезатор будет иметь широкую полосу рабочих частот, свойственную PLL-синтезаторам.



Поскольку частотное разрешение определяет DDS, становится возможным выбрать частоту сравнения в PLL относительно большой. А это позволит увеличить частоту среза ФНЧ в петле, что обеспечит относительно быструю перестройку по частоте. Низкий

коэффициент умножения в PLL позволяет получить низкий уровень фазовых шумов. Фазовые шумы выходного сигнала в полосе пропускания петли равны фазовым шумам опорного генератора + $20 \cdot \log(M/N)$ dB. Низкое отношение M/N минимизирует фазовые шумы. Обычно полоса пропускания петли составляет около 10% от частоты сравнения. Повышенная частота сравнения позволяет увеличить полосу пропускания, что приведет к подавлению шумов VCO в более широкой полосе частот.

Выходная частота синтезатора будет определяться формулой:


$$F_{\text{OUT}} = (P \cdot M/N) \cdot F_{\text{CLK}} + P \cdot F_{\text{DDS}}$$

Если дополнительный делитель частоты на P отсутствует, то следует принять $P = 1$.

PLL обеспечивает грубый шаг F_{CLK}/N , а внутри шага перестройку обеспечивает DDS. Соответственно рабочая полоса частот DDS должна иметь ширину не менее, чем один шаг PLL.

Преобразование выходной частоты вверх


Простым способом расширения частотного диапазона DDS является преобразование частоты вверх (рис. 19). Для этого отфильтрованный выходной сигнал DDS частотой F_1 подается на смеситель вместе с сигналом высокочастотного генератора частотой F_2 . На выходе смесителя будут присутствовать компоненты $F_2 + F_1$ и $F_2 - F_1$, один из которых можно выделить выходным полосовым фильтром. В общем случае, преобразование можно выполнить не на фиксированную частоту, а с помощью прямого аналогового синтезатора (DAS). В этом случае будет иметь место гибридный DDS/DAS-синтезатор, возможности по перестройке у которого еще шире.



Fractional PLL синтезатор.

Применив DDS в петле PLL, можно добиться дробных коэффициентов умножения частоты. Как указывалось выше, PLL производит умножение опорной частоты на величину $K = M/N$, где M – коэффициент деления выходной частоты (частоты VCO), N – коэффициент деления опорной частоты. Если последовательно с M -делителем включить DDS (рис. 20), то результирующий коэффициент умножения будет равен $K = 2^{N_{\text{DDS}}} \cdot M/N \cdot M_{\text{DDS}}$, где N_{DDS} – разрядность аккумулятора фазы, а M_{DDS} – код частоты DDS. Таким образом, в качестве опорной частоты DDS используется выходная частота PLL, поделенная прескалером. Это возможно, так как DDS допускает изменение опорной частоты в широком диапазоне.

Сохраняя все качества PLL синтезатора, такой синтезатор будет иметь более высокое частотное разрешение.



Примеры DDS

В последнее время DDS стали встраивать даже в недорогие микросхемы. Примером может служить микросхема TRF4900 фирмы Texas Instruments, которая предназначена для построения маломощных передатчиков. Эта микросхема представляет собой законченный передатчик для диапазона 850 – 950 МГц, может использовать аналоговую FM или цифровую FSK модуляцию при скорости передачи данных до 115 кбод. Цифровую FSK модуляцию обеспечивает встроенный DDS, который управляет PLL. Благодаря DDS микросхема может работать в системах радиосвязи с перескоком частоты (frequency hopping), время перескока составляет около 30 мкс. Микросхема имеет 24-выводный корпус, заявленная цена в партиях от 1000 штук составляет всего 2.19\$.

Следует отметить, что сфера применения DDS не ограничивается радиочастотным оборудованием. Недорогая микросхема интегрального DDS может с успехом выполнять и роль генератора звуковых частот. В этом случае возможна работа с передискретизацией, что повышает качество выходного сигнала и упрощает аналоговый фильтр.

Параметры интегральных DDS приведены в приложении 1. Полными DDS являются все модели от Analog Devices и одна модель (ISL5314) от Intersil, имеющая 14-битный ЦАП. Остальные микросхемы представляют собой Numerically Controlled Oscillators (NCOs) и требуют внешнего ЦАП. Самые быстродействующие микросхемы фирмы Gigabit Logic вообще содержат только аккумулятор фазы и требуют еще и внешнего ПЗУ. Некоторые микросхемы имеют дополнительные узлы: например, HSP45116 имеет смеситель, а AD9856 представляет собой квадратурный up-converter.

В качестве конкретного примера можно рассмотреть структуру недорогого DDS AD9835 фирмы Analog Devices. Микросхема имеет 16 выводов, максимальная тактовая частота составляет 50 МГц, для работы требуется всего одно напряжение питания +5 В, потребляемая мощность не превышает 200 мВт.






Рис. 21. Структурная схема DDS AD9835 фирмы Analog Devices.

Структурная схема DDS AD9835 показана на рис. 21. Управление DDS осуществляется с помощью 3-х проводного последовательного интерфейса, максимальная частота которого составляет 20 МГц. DDS имеет встроенный 10-разрядный ЦАП с токовым выходом. Номинальный выходной ток для полной шкалы составляет 4 мА. Значение этого тока может задаваться внешним резистором. ЦАП работает как со встроенным, так и с внешним источником опорного напряжения. DDS имеет 32-разрядный аккумулятор фазы, что при тактовой частоте 50 МГц обеспечивает частотное разрешение около 0.01 Гц. Внутри DDS код фазы имеет разрядность 12 бит. Для осуществления фазовой модуляции между аккумулятором фазы и ПЗУ включен сумматор, на который поступает код фазы с одного из четырех регистров. Переключение регистров может осуществляться как через последовательный интерфейс, так и с помощью внешних выводов PSEL0 и PSEL1. Имеются также два регистра частоты, которые также могут переключаться двумя способами. Это позволяет осуществлять высокоскоростную FSK модуляцию. Схема включения DDS AD9835 показана на рис. 22.



Не все интегральные DDS имеют возможность регулировки амплитуды в цифровом виде. В то же время большинство интегральных DDS фирмы Analog Devices имеют возможность регулировки шкалы встроенного ЦАП. Для этого служит специальный вывод Rset. К этому выводу подключается резистор, который и задает максимальный выходной ток ЦАП. Для таких DDS довольно просто реализуется цифровое управление амплитудой. Резистор можно заменить умножающим ЦАП, тогда код, загруженный в ЦАП, и будет определять выходную амплитуду DDS (рис. 23). Конечно, такой метод менее быстродействующий, чем цифровое управление амплитудой внутри DDS, так как полоса пропускания схем формирования опорного напряжения типично составляет несколько десятков кГц. Но во многих случаях этого вполне достаточно.



Приложение 1. Характеристики наиболее распространенных интегральных DDS.

Тип	Fosc max, МГц	Разр. кода частоты, бит	Разр. кода sin, бит	Разр. кода cos, бит	Встроен- ный ЦАП	Модуляция	Шина управ- ления	Кол-во выводов	Особенности
Intersil									
HSP45102	40	32	12	-	-	QPSK,BFSK	S	28	NCO
HSP45106	33	32	16	16	-	FM,PM,PSK,FSK	S	85	NCO
HSP45116	52	32	16	16	-	AM,FM,PM,PSK,FSK,QAM	P	160	NCO+Mixer
ISL5314	125	48	14	-	+	QPSK,FSK	S, P	48	DDS
Qualcomm									
Q2240I-1	50	24	10	-	-		P	44	NCO
Q2240I-2	100	32	12	-	-		S	64	NCO
Q2240I-3	100	32	12	-	-		P	64	NCO
Q2368	130	32	12	-	-	BFSK,BPSK,QPSK,PSK	S, P	100	NCO
Q2334	50	32	12	-	-	PSK,FSK,BFSK	P	68	NCO
Gigabit Logic									
10G102	1000	32	12*	-	-		P	68	сумматор
10G103	1000	32	12*	12*	-		P	68	сумматор
Analog Devices									
AD7008	50	32	10	-	+	AM,QAM,PSK,FSK	S, P	44	DDS
AD9831	25	32	10	-	+	PSK,FSK	P	48	DDS
AD9830	50	32	10	-	+	PSK,FSK	P	48	DDS
AD9850	125	32	10	-	+	PM,FM	S, P	28	DDS
AD9851	180	32	10	-	+	PM,FM	S, P	28	DDS
AD9832	25	32	10	-	+	PSK,FSK	S	16	DDS
AD9835	50	32	10	-	+	PSK,FSK	S	16	DDS
AD9852	300	48	12	12**	+	AM,FM,PSK,FSK	S, P	80	DDS
AD9854	300	48	12	12**	+	AM,FM,PSK,FSK	S, P	80	DDS
AD9856	160	32	12	-	+	AM,QAM	P	48	Upconverter

* - разрядность адреса для внешнего ПЗУ. ** - может работать как программно-управляемый ЦАП.

Ридико Леонид Иванович
wubblick@yahoo.com